Contrôleur numérique anti-pincement pour lève-vitre automobile
Aperçu
En quoi consiste ce défi.
Concevez en Verilog ou VHDL une FSM anti-pincement pour lève-vitre, filtrez les rebonds, détectez les blocages et validez sur FPGA pour un certificat vérifiable.
Le brief
Ce que vous ferez, et ce que vous démontrerez.
Le fournisseur doit remplacer son circuit de commande de lève-vitre actuel, trop lent à détecter un obstacle coincé dans la vitre, par un circuit numérique capable de stopper et d'inverser le moteur en moins de 100 millisecondes.
Earning criteria — what you'll demonstrate
- Concevoir une machine à états finis répondant à un cahier des charges de sécurité fonctionnelle
- Écrire du code HDL synthétisable et modulaire en Verilog ou VHDL
- Construire un banc de test couvrant les cas nominaux et les cas limites
- Prototyper et valider un circuit séquentiel sur FPGA
Adéquation au programme
Où cela s'inscrit dans votre cursus.
Renforce les mêmes compétences que celles attendues par votre diplôme.
Cursus associés bientôt disponibles.
Compétences
Les compétences que vous démontrerez.
Chacune apparaît sur votre certificat vérifié.
Débouchés
Les métiers auxquels ce défi vous prépare.
De vrais intitulés. De vraies passerelles de compétences. Choisissez celui qui se rapproche le plus de votre trajectoire.
Les parcours de carrière que ce défi construit
Métiers de référenceSystems Engineer
Ce défi entraîne à traduire un cahier des charges de sécurité en comportement numérique vérifiable, une compétence centrale pour intégrer des sous-systèmes matériels dans un véhicule complet.
Ce défi renforce
- architecture-diagrams
- coverage-reports
- finite-state-machine-design
Quality Engineer
La construction d'un banc de test couvrant les cas limites d'un dispositif de sécurité prépare directement au travail de validation qualité dans l'industrie automobile.
Ce défi renforce
- coverage-reports
- code-reading
- verilog-hdl-design
Static Analysis Engineer
Relire et structurer du code HDL modulaire pour un composant critique développe l'œil nécessaire pour repérer les défauts de conception avant synthèse.
Ce défi renforce
- code-reading
- verilog-hdl-design
- architecture-diagrams