UART-Controller in VHDL für einen Mittelstands-Sensor entwerfen
Übersicht
Worum es bei diesem Projekt geht.
Implementiere einen UART-Controller in VHDL: parametrisierbare Baudrate (9600 bis 921600), 7/8 Datenbits, optional Parität (none/even/odd), 1/2 Stopp-Bits, FIFO-Puffer für RX und TX (Tiefe 16). Schreibe Self-Checking-Testbenches mit 8 Szenarien: Loopback-Senden-Empfangen, Frame Error, Parity Error, Overrun, niedrige und hohe Baudrate, Burst-Senden mit FIFO-Voll, Reset während Übertragung. Synthetisiere für ein Spartan-7-Board. Liefere Source, Testbenches, Synthese-Ergebnis und 5-seitige API-Doku.
Das Briefing
Was Du tust und was Du zeigst.
Wie entwirft man einen parametrisierbaren UART-Controller in VHDL mit FIFOs und Self-Checking-Testbenches für Baudraten bis 921600?
Earning criteria — what you'll demonstrate
- Baudrate-Generatoren mit fraktionaler Teilung korrekt implementieren
- FIFO-Puffer mit Full/Empty-Flags und korrekter Pointer-Logik bauen
- Parametrisierte VHDL-Module mit Generics designen
- Self-Checking-Testbenches für asynchrone Protokolle schreiben
Studienpassung
Wo dies in Dein Studium passt.
Schärft dieselben Fähigkeiten, die Dein Studium von Dir erwartet.
Fähigkeiten
Fähigkeiten, die Du unter Beweis stellst.
Jede taucht auf Deinem verifizierten Zertifikat auf.
Karrieren
Berufe, auf die dies Dich vorbereitet.
Echte Berufsbezeichnungen. Echte Skill-Brücken. Wähle die, die Deinem Werdegang am nächsten kommt.
Software-Entwickler:in
Software-Entwickler:innen, die HW-Treiber für UARTs schreiben, profitieren enorm vom Verständnis der HDL-Innenseite.
Dieses Projekt schärft
- vhdl
- testbenches
- hdl-design
Noch eine Sache