Lógica combinacional para módulo de seguridad en cerradura inteligente
Visión general
De qué trata este proyecto.
Diseña en VHDL: comparador seguro (constant-time) para PIN de 6 dígitos, interfaz I2C esclava para recibir hash de huella desde el sensor, comparador de token NFC y máquina de estados de bloqueo con contador de intentos y timer de cooldown (300 segundos tras 5 intentos). Implementa anti-tamper detectando inactividad anómala del reloj. Verifica con testbench cubriendo intentos válidos, fuerza bruta, glitch en reloj. Sintetiza en FPGA iCE40. Entrega: VHDL, testbench, reporte de síntesis y documento de 10 páginas con análisis de superficie de ataque.
El Briefing
Lo que harás y lo que demostrarás.
Diseñar un módulo de seguridad en VHDL que valide PIN + huella + NFC con constant-time, anti-tamper y bloqueo tras intentos fallidos, independiente del MCU principal.
Earning criteria — what you'll demonstrate
- Implementar comparación en tiempo constante en HDL
- Diseñar máquinas de estado de bloqueo con timers reales
- Razonar sobre superficie de ataque de un bloque de seguridad embebido
- Verificar diseño contra escenarios de ataque, no solo casos felices
Encaje académico
Dónde encaja esto en tus estudios.
Afina las mismas habilidades que tu titulación espera de ti.
Habilidades
Habilidades que demostrarás.
Cada una aparece en tu credencial verificada.
Carreras
Roles para los que esto te prepara.
Títulos reales. Puentes de habilidades reales. Elige el que más se acerque a tu trayectoria.
Trayectorias profesionales que esto construye
Roles canónicosIngeniero/a de Software
Las personas ingenieras junior que pueden razonar sobre superficie de ataque a nivel hardware se vuelven puente esencial entre firmware y diseño físico.
Este proyecto afina
- fsm
- i2c
- fpga