Subsistema de Memoria Multinivel y Sweep de Configuración para Embebidos
Visión general
De qué trata este proyecto.
Implementa simulador en Python que modele L1-I, L1-D y scratchpad con latencias parametrizables (L1=1 ciclo, scratchpad=1, miss a flash=80). Soporta 3 splits objetivo (128I/64D/64SP, 64I/128D/64SP, 64I/64D/128SP) más 5 splits adicionales que decidas. Ejecuta las 3 cargas como trazas de accesos pre-generadas y reporta IPC efectivo, miss rate por nivel y tiempo total. Recomienda un split por carga + un compromiso global. Entrega simulador, tabla agregada y reporte de 4 páginas.
El Briefing
Lo que harás y lo que demostrarás.
Explorar 8 splits de memoria L1/scratchpad bajo restricción de 256 KB y recomendar el óptimo por carga + un compromiso global para un SoC embebido.
Earning criteria — what you'll demonstrate
- Modelar jerarquías de memoria con múltiples niveles y scratchpad
- Razonar sobre el balance instrucción/dato según workload
- Explorar diseño con barrido sistemático bajo restricciones
- Producir recomendaciones cuantitativas para decisión de tape-out
Encaje académico
Dónde encaja esto en tus estudios.
Afina las mismas habilidades que tu titulación espera de ti.
Habilidades
Habilidades que demostrarás.
Cada una aparece en tu credencial verificada.
Carreras
Roles para los que esto te prepara.
Títulos reales. Puentes de habilidades reales. Elige el que más se acerque a tu trayectoria.
Trayectorias profesionales que esto construye
Roles canónicosIngeniero de Software
Explorar espacios de diseño de hardware con simuladores y producir recomendaciones cuantitativas es trabajo de ingeniero de software en empresas de silicon — perfil con demanda alta en LATAM.
Este proyecto afina
- simulation
- design-space-exploration
- python
Ingeniero Backend
Razonar sobre jerarquía de memoria y workload mix se traslada al diseño de servicios backend con caché multinivel — patrón directo.
Este proyecto afina
- memory-hierarchy
- performance-analysis
- python
Arquitecto de Sistemas
Quien toma decisiones de arquitectura bajo restricciones de área prepara el músculo de arquitectura de sistemas en cualquier dominio.
Este proyecto afina
- embedded-systems
- memory-hierarchy
- design-space-exploration